Přeskočit na hlavní obsah

09 – Unipolární tranzistory

Hradlo MOSFETu je izolované od zbytku — ovládáš ho napětím, ne proudem. Proto se vejde miliarda takových do jednoho čipu.

Zapojení​

Deska 09 – unipolární tranzistory

N-FET T1 (levá polovina):

  • SW1 → R2 (1 MΩ) → gate T1 (R5 = 10 MΩ stahuje gate na GND)
  • R1 (1 kΩ) → LED1 → drain T1; source T1 → GND

P-FET T2 (pravá polovina):

  • SW2 → R4 (1 MΩ) → gate T2 (R6 = 10 MΩ drží gate na +5 V)
  • +5 V → source T2; drain T2 → R3 (1 kΩ) → LED2 (zelená) → GND

Velké odpory R2, R4 (1 MΩ) a R5, R6 (10 MΩ) jsou u hradla záměrně — vysvětlení níže.

Co je MOSFET a jak se liší od BJT?​

MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor — tranzistor s efektem pole a oxidovým hradlem) je tranzistor řízený napětím. Má tři vývody:

  • Gate (G) — řídící vstup (hradlo), izolované od kanálu oxiovou vrstvou
  • Drain (D) — „výtok" proudu (jako kolektor u BJT)
  • Source (S) — „zdroj" (jako emitor u BJT)

Klíčový rozdíl oproti BJT: do hradla nepoteče téměř žádný proud. Oxid ho izoluje. Stačí přiložit napětí a tranzistor se otevře nebo zavře.

N-FET a P-FET — logika opačná​

N-FET (T1): Kladné napětí na hradle (Gate > Source) → tranzistor se otevře → LED1 svítí. Stiskni SW1 — nabijíš hradlo, T1 se otevře.

P-FET (T2): Tranzistor se otevře, když je Gate pod úrovní Source. Source je na +5 V, takže T2 se otevře, když Gate stáhneš blíž k GND. Stiskni SW2 — přiblížíš hradlo k GND, T2 se otevře → LED2 svítí.

Proč jsou u hradla tak velké odpory?​

Oxidová vrstvička je tenká a citlivá na statické náboje — bez ochrany by statická elektřina z prstu mohla hradlo prorazit. Odpory R2/R4 (1 MΩ) a R5/R6 (10 MΩ) tvoří napěťový dělič, který bezpečně nabíjí a vybíjí hradlo, a zároveň chrání T1 a T2 před statickým výbojem.

Prahové napětí a RDS(on)​

Prahové napětí Vth​

N-FET se neotevře okamžitě — musí se překročit prahové napětí (Vth, threshold voltage):

ID>0 pouze kdyzˇ VGS>Vth(pro N-FET)I_D > 0 \text{ pouze když } V_{GS} > V_{th} \quad (\text{pro N-FET}) ID>0 pouze kdyzˇ VGS<Vth(pro P-FET, Vth<0)I_D > 0 \text{ pouze když } V_{GS} < V_{th} \quad (\text{pro P-FET, } V_{th} < 0)

Typicky Vth = 1–4 V pro běžné MOSFETy (logicky kompatibilní typy mají Vth < 2 V — otevřou se s 3,3 V nebo 5 V logickým signálem).

Odpor v sepnutém stavu — RDS(on)​

Ideální spínač má nulový odpor. Reálný MOSFET v sycení má malý, ale nenulový odpor RDS(on):

UDS=ID⋅RDS(on)U_{DS} = I_D \cdot R_{DS(on)} Pztraˊta=ID2⋅RDS(on)P_{\text{ztráta}} = I_D^2 \cdot R_{DS(on)}

Výkonové MOSFETy mají RDS(on) v řádu mΩ (miliohmů) — proto se používají tam, kde záleží na ztrátách (výkonové spínače, motorové drivery, nabíječky baterií).

Hradlová kapacita​

I když do hradla nepoteče stejnosměrný proud, hradlo má kapacitu (Cgate). Při rychlém spínání musíš tuto kapacitu rychle nabít nebo vybít — to vyžaduje krátkodobý proudový impuls. Driver pro výkonový MOSFET proto musí dodat špičkový proud do hradla, i když středně statický proud je nulový.

Struktura MOSFETu, CMOS a moderní tranzistory​

Struktura enhancement-mode MOSFETu​

Substrátem je křemík (P-type pro N-FET). Dvě N+ oblasti tvoří drain a source. Mezi nimi je kanál, nad kterým leží tenká vrstva oxidu (SiO2, ~2–10 nm) a kovová elektroda (gate).

Kladné napětí na gate vytvoří elektrickým polem v kanálu invertovanou vrstvu N-type — indukuje vodivý kanál mezi source a drain. Odtud název „field-effect transistor" — proud řídí elektrické pole, ne náboj.

Subprahová oblast​

Před dosažením Vth MOSFET úplně nevypne — teče malý subprahový proud (subthreshold current):

ID∝eVGSnVTI_D \propto e^{\frac{V_{GS}}{n V_T}}

Subprahový sklon (subthreshold slope) je fyzikálně omezen na ≈ 60 mV/dekádu při pokojové teplotě (ideální MOSFET). V praxi dosahují nejmodernější tranzistory 65–70 mV/dekádu. To limituje, jak nízko lze snížit napájecí napětí digitálních obvodů, aniž by se zvýšil klidový proud.

CMOS — N-FET + P-FET dohromady​

Digitální logika (CMOS — Complementary MOS) kombinuje N-FET a P-FET do jediné logické brány. Pro invertor:

  • P-FET je nahoře (spíná k VDD), N-FET dole (spíná k GND)
  • Vstupní signál = 0 → P-FET otevřen, N-FET zavřen → výstup = VDD
  • Vstupní signál = 1 → P-FET zavřen, N-FET otevřen → výstup = GND

V klidovém stavu je vždy jeden tranzistor uzavřen → téměř nulový klidový proud. Proto miliarda CMOS tranzistorů v CPU spotřebuje podstatně méně energie než stejný počet BJT.

FinFET a Gate-All-Around​

Klasický planární MOSFET fungoval až do délky kanálu ~20 nm. Pak začaly short-channel efekty (proděravění gate, dramaticky zvýšený svodový proud). Řešením je trojrozměrná architektura:

  • FinFET (Intel Tri-Gate, AMD, TSMC od 22/16 nm) — gate obepíná tři strany kanálu (ploutev)
  • Gate-All-Around (GAA) — gate obepíná kanál ze všech stran (nanosheet tranzistory, TSMC 2 nm, Samsung 3 nm)

Doporučená literatura​

  • Razavi: Design of Analog CMOS Integrated Circuits — MOSFET modely, CMOS
  • Tsividis: Operation and Modeling of the MOS Transistor
  • Taur & Ning: Fundamentals of Modern VLSI Devices — FinFET, short-channel efekty